# SEMICONDUCTOR DEVICE

Patent number:

JP2082555

**Publication date:** 

1990-03-23

Inventor:

**OWADA NOBUO** 

Applicant:

HITACHI LTD

Classification:

- international:

H01L21/90

- european:

Application number:


JP19880235588 19880919

Priority number(s):

Report a data error here

#### Abstract of JP2082555

PURPOSE:To avoid induced noises which is induced between wirings by interposing a conductive layer which is connected to a standard potential between interlayer insulating films to separate a plurality of wiring layers formed on a semiconductor substrate. CONSTITUTION: An interlayer insulating film 6a consisting of SiO2, etc., is deposited on an insulating film 3 excepting a viahole section 5a formed on a wiring 4a to coat a surface of each wiring 4a, and a conductive layer 7a consisting of titanium, tungsten, etc., or oxide thereof is deposited all over there. Since a step is produced on an upper surface of the interlayer insulating film 6a due to the wiring 4a, the conductive layer 7a is partially warped and provided between each wiring 4a. The conductive layer 7a is electrically connected to a stable standard potential (GND) 8 at a low impedance in a circuit system. Since the conductive layer thereby shields coupling due to inductance phenomenon between wirings of an upper and a lower layers, induced noises induced between wiring layers through this coupling can be avoided.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

### 19日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2-82555

**1.** SInt. Cl. '

識別記号

庁内整理番号

@公開 平成2年(1990)3月23日

H 01 L 21/90

V 6824-5F

審査請求 未請求 請求項の数 2 (全9頁)

図発明の名称

半導体装置

②特 顧 昭63-235588

2出 頭 昭63(1988) 9月19日

70条 明 者

大 和 田

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

勿出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 简井 大和

#### 明 老田 書

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
  - 1. 半導体基板上に形成された複数の配線形を隔 てる暦間絶縁膜の間に、基準電位に接続された 導電器を介在させたことを特徴とする半導体装 置。
  - 2. 前記導電腦の一部が、その下方の配線層に形成された配線間に配設されていることを特徴とする請求項1記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に、半導体基 板上に複数層の配線器を有する半導体装置に適用 して有効な技術に関するものである。

〔徒来の技術〕

近年、電子機器には、益々、データ処理の高速 化、及び機能の大規模化が要求されている。この 要求に従い、LSIを構成する回路業子の高速動 作化、及び高集積化がなされている。

しかし、LSIは、それを構成する回路素子の 動作速度が速くなればなるほど、また、高集後化 すればするほど、錐音(以下、ノイズという)に 対しては弱くなる。

特に問題となるノイズとして、許電誘導や電磁 誘導などの誘導現象によって生じる誘導ノイズが ある。

例えば、参電誘導ノイズは、配線間に形成される配線容量を介して配線相互間に誘起されるノイズである。

上記配独容量については、例えば、日刊工業新聞社、昭和62年9月29日発行「CMOSデバイスハンドブック」P367~P371に記載がある。

この文献には、LSIにおいては、回路果子の 散制化に伴い、接合容量やゲート容量は減少する が、配線長が同じ場合には配線容量はそれほど低 減されず、また、負荷容量全体中に占める配線容 量の割合は増大することが説明されている。

## 特開平2-82555 (2)

そして、岡一配線層における配線及を短縮し、 かつ、配線容量を低減させるには多層配線構造が 有効であると説明されている。

### 〔発明が解決しようとする課題〕

ところが、従来の技術においては、異なる配徳 野間に生じる配徳容量についての配慮がなされて いないことが本発明者によって見出された。

このため、ある配線層の配線で電圧変数があった場合、配線容量を介してその下層(あるいは上層)の配線に、砂電誘導ノイズが生じ、回路を抵動作させる問題があった。

しかも、従来は、配線を多層化し、同一配線層 内で、互いに平行して走る配線の配線及を短くす る等によって、それらの配線間に生じる配線容量 を低減させていたが、誘導ノイズを防止する点に ついては、充分な効果が得られていなかった。

特に、LSIが高速化し、信号の立ち上がり時間が短くなるほど誘導しやすい高周波が発生し、 誘導ノイズが大きくなるので、このような誘導ノイズの問題は一躍顕著となる。

成された配線間に配設されている半導体装置構造 である。

#### (作用)

上記した手段によれば、導電器が、上下層の記 被相互間の誘導現象による結合を達蔽するため、 この結合を介して配線層相互間に誘起される誘導 ノイズが防止される。

さらに、配線間に配数された導電器が同一配線 層に形成された配線間の排導現象による結合を低 練させるため、この結合を介して配線相互間に請 起される誘導ノイズが低減される。

#### 〔実施例〕

第1関は本発明の一実施例である半導体装置を 示す半導体ペレットの要部断面図、第2関(4)~(3) はこの半導体装置の製造工程を示す半導体ペレットの部分断面図、第3関(4)。(3)は配線間に生じる 電気力線の状態を模式的に示す配線の断面図である。

第1図に示すように、シリコン (Si) 単結品 等からなる半導体基板 (以下、基板という) 1の 本発明は上記課題に着目してなされたものであ り、その目的は、配練層相互間に生じる誘導現象 を低減させ、誘導現象による回路の製動作を防止 することのできる技術を提供することにある。

本発明の他の目的は、配線層相互間に生じる時等現象の低減と併せて、同一配線層の配線相互間に生じる時等現象を低減することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明和書の記述および派付図面から明らかになるであろう。

#### **〔課題を解決するための手及〕**

本職において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、次のとおりである。

すなわち、半導体基板上に形成された複数層の 配線層を隔てる層間絶縁膜の間に、基準電位に接 続された導電器を介在させた半導体装置構造であ る。

また、導電質の一部が、その下方の配装層に形

上面には、二酸化ケイ素 (SiO;) 等からなるフィールド酸化膜 2 が形成されている。

フィールド酸化膜 2 の上面には、リンケイ酸が ラス (phospho silicate glass: 以下、PSGと いう) 等からなる絶縁裏 3 が単複されている。

独縁膜3の上面には、例えば、アルミニウム(Al)ーシリコン(Si)ー銅(Cu)合金からなる複数の信号用の配線4aが所定の間隔をおいて所定の影状にパターンニングされており、これにより、第1配線層が形成されている。

なお、配線材料をAIIISiIC u合金とした 理由は、ストレスマイグレーションやエレタトロ マイグレション等を低減させるためである。

そして、絶縁戻るの上面には、配線4a上に形成されたパイヤホール部5aを除いて、各配線4aの表面を被覆するように、SiO。等からなる 層間抱縁膜6aが連復されている。

本実施例においては、層面絶縁度 6 a の上面の 全域に、例えば、チタンやタングステン、あるい はその最化物からなる導電層 7 a が単複されてい 8.

導電限了 a は、層間絶縁度 6 a の上面に配象 4 a による良差が生じているため、その一部が弯曲した状態で各配線 4 a 間に配設されている。

また、導電展 7 a は、回路系における低インピーダンスで安定な基準電位、例えば、グランド (以下、GN D という) 8 に電気的に接続されるようになっている。

第2配線層の配線 4 b と第1配線層の配線 4 a との意気的な接続は、パイヤホール部 5 a を介し

層面絶縁度6dの上辺には、例えば、A&-Si-Cu合金からなる複数の信号用の配線4cが 所定の間隔をおいて配線4bと同じ方向に配置されており、これにより、第3配線層が形成されている。

第3配線層の配線 4 c と第2配線圏の配線 4 b との電気的な接続は、パイヤホール部 5 b を介し てなされている。

したがって、パイヤホール部5bにおいても、 配線4cと導電暦7aとを絶縁する必要があるため、パイヤホール部5bの内装面に沿ってサイド カャール9bが形成されている。

層間絶縁膜 6 d の上面には、さらに、第 3 配線 層の配線 4 c を被覆するように、表面保護膜 1 0 が堆積されている。

なお、この表面保護度10は、下層から順に、例えば、PSG袋とシリコン窓化(Si。N。)膜とを堆積されてなり、下層のPSG袋により、配線4cのストレスマイグレーション等が低端され、その上層のSi。N。膜により、ナトリウム(Na

てなされている。

この場合、配線4 b と導電周7 a とを絶縁する必要があるため、パイヤホール部5 a の内壁面に沿ってSiO。 答からなるサイドウォール 9 a が形成されている。

サイドウォール9aは、配線4bと導電暦7aとを絶縁する上、さらに、表面がラウンド状にエッチングされているため、パイヤホールの形状に起因する上層配線のステップカパレージの劣化を防止している。

層間絶縁度6 b の上面には、第2 配線度の配線 4 b 上に形成されたパイヤホール部5 b を除いて、第2 配線層の各配線 4 b を被覆するように 5 i O a 等からなる層間絶縁度6 c が地稜されている。

層間絶縁膜 6 c の上面には、G N D 8 に接続された導電層 7 a が堆積されており、さらにその上面には、平型化された層間絶縁膜 6 d が堆積されている。なお、層間絶縁膜 6 d も層間絶縁膜 6 b と同じく、例えば、SiO2 ー S O G ー SiO2 の 3 層構造となっている。

) イオンや水分等から各配線 4 c が保護されている。

このような半導体ウェハ11の図示しない妻子 形成領域には、トランジスクやコンデンサ等の妻 子が形成されている。そして、これら妻子が配線 4 a ~ 4 c、及び図示しない電源電圧用の配線( GND用の配線を含む)によって結構され、ダイナミックRAM回路などのメモリ回路が構成され ている。

このような半導体ウェハ11を形成するには、 例えば、次のようにする。

まず、第2図回に示すように、選択度化(LOCOS:Local Oxidation of Silicon) 法などにより、基板 1 上の素子分離領域にフィールド酸化 膜 2 を形成する。

その後、図示はしないが、このフィールド酸化 腹 2 に囲まれた素子形成領域にトランジスタやコ ンデンサ等の金子を形成する。

そして、フィールド酸化痰 2 の上に皂経膜 3 を、 例えばプラズマCVD法により堆積し、次いで堆 機された絶縁膜3の所定部分にコンタクトホール (図示せず)を開孔形成する。

次に、絶縁膜3の上面に、A & ー S i ー C u 合金膜をスパッタリング法などにより堆積した後、堆積された合金膜を、例えば、反応性イオンエッチング(Reactive Ion Etching; 以下、R I E & いう)法によりパターンニングして、第2回心に、示す配線4 a を形成する。

その後、絶縁膜 3 上に各配線 4 a を被覆するように、層間絶縁膜 6 a を C V D 法などにより堆積し、その上面に、例えば、スパッタリング法により、チタンやタングステンあるいはその敵化物からなる導電器 7 a を堆積する。

次に、第2回に示すように、導電度7aの上面に震動絶縁度6bを形成する。

暦間絶縁膜6 bは、まず、SiO。膜をブラズマCVD法などにより堆積し、次いで、その上に、SOG膜を塗布およびペーク後、さらに、その上にAl-Si-Cu合金との密着性を良好にするため、プラズマCVD法などによりSiO。膜を

膜 6 dを順に堆積し、次いでパイヤホール部 5 b を開孔形成する。

そして、第2図(i)に示すように、バイヤホール 85-5 b内に上記サイドウォール 9 a と同様にして サイドウォール 9 b を形成し、次いで、第2図(j) に示すように、記線 4 c を形成する。

最後に、PSG膜、SisNa膜を順にプラズマ CVD法などにより堆積して表面保護膜10(第 1回)を形成し、その後、図示はしないがレジス トパターンをマスクにパッケージとの接続を行う 電極の部分に関孔部をエッチングで形成する。

次いで、レジスト度を除去し、電極を形成した 後、所定の検査を行い、半導体ウェハ11をスタ ライビングし、切断された半導体ペレットを所定 のパッケージに対止する。この際、導電腦?aは、 例えば、パッケージのGNDピンと接続され、半 導体装置が製造される。

次に、配種容量による。静電誘導ノイズを例に、 本実施例の作用を第3回回。 日を用いて設明する。 なお、第3回母は、導電層7 aが形成されていな 堆積して形成する。

、大ド、第2回切に示すように、RIE法などによって、配線4a上にパイヤホール部5aを開孔を成する。

その後、第2箇何に示すように、週間心縁膜も bの上面に何えばSiO。膜12をCVD法など により堆積する。

そして、第2図(のに示すように、SiO。膜1 2をRIE法などにより除去し、バイヤホール部 5a内にサイドウォール9aを形成する。この際、 サイドウォール9aの表面がラウンド状にエッチ ングされるとともに、サイドウォール9aを過し て露出している下層の配練4aの表面が軽くエッ チングされる。

次に、第2数似に示すように、層間絶縁膜 6 bの上面に、第1配線層と同じようにAL-Si-Cu合金をスパッタリング法等により堆積し、配線4bをRIE法等によりパターン形成する。

その後、上記工程を繰り返し、第2回のに示すように、展別絶縁度6c、導電器7a、展開絶縁

いと仮定した場合における配線4d、4d相互間、配線4c、4e相互間、及び配線4d、4e相互間の電気力線の状態を示す。また、破線は、電気力線を示している。

まず、異なる配線層の配線 4 b. 4 c 相互間に 誘起される静電誘導ノイズについて説明する。

配被4 b と導電層 7 a とは、また、配線4 c と 導電層 7 a とは、第 3 図(Q)の電気力線で示すよう に、それぞれ静電容量によって結合される。

しかし、導電刷了 a は、G N D 8 と電気的に接続されているため、例えば、配線 4 b で電圧変動が生じ、導電器 7 a にノイズ電圧が誘起されても、このノイズ電圧はG N D 8 へ除去され、配線 4 c にはノイズ電圧は誘起されない。

このように導電器了 a は、異なる配線圏の配線 4 b. 4 c 相互関を登電速蔵する。含い換えると、 配線 4 b. 4 c 相互関は、容量結合されないため、 配線 4 b. 4 c 相互関には、静電誘導ノイズが誘 起されない。

次に、同一配補贈の配練4b。4b相互間、及

び配機 4 c , 4 c 相互関に誘起される静電誘導 / イズについて説明する。

起線4 b. 4 b 相互間においては、電気力線が 準電費7 a に向かっているとともに、導電層7 a の一部が配後4 b. 4 b 間に海曲した状態で配設 されているため、上記異なる配線層の配線4 b. 4 c 相互間と同様の作用により、配線4 b. 4 b 相互間の容量結合も大幅に低減する。

したがって、同一配線圏の配線4b. 4b相互 間に誘起される静電誘導ノイズも防止される。

また、第3回回に示すように、配離4 c. 4 c 相互関に生じている電気力級は、その多くが導電 関7 a に向かうとともに、導電関7 a がない第3 図20の場合と比べ、その数が少なくなっている。

すなわち、第3図(s)は、配練4c、4c相互間の容量結合が低減していることが示されている。

したがって、同一配練層の配線 4 c . 4 c 相互 額に誘起される静電誘導ノイズも防止される。

このように本実施例によれば、次の効果を得る ことができる。

ない範囲で推々変更可能であることはいうまでもない。

例えば、導電層は、チタンやタングステンあるいはその酸化物に限定されるものではなく、種々 適用可能であり、例えば、窒化チタン等でも良い。

また、実施例においては、導電層が、下方に奪 曲した状態となっているが、これに限定されるも のではなく、例えば、さらに配象を多層化する場と 合には、導電圏を平坦化しても良い。

この場合、第4図回に示すように、同一配種語における配種4b. 4b相互間、及び配練4c.
4c相互間における電気力様は、その多くが導電器7bに向かうとともに、その数は、導電器7bがない第4器図の場合と比べ、少なくなっている。

したがって、平坦化された導電層 T b によって も、同一配線層の配線 4 b . 4 b 相互間、配線 4 c . 4 c 相互間の静電誘導ノイズが防止される。

ところで、導電器が平坦化されていると、導電 脂の上方の配線層に配線を形成する場合、この配 線と、導電器の下方の配線層に形成された配線と 図、同一配線層における配線 4 a 。 4 a 相互間、配線 4 b 。 4 b 相互間、及び配線 4 c 。配線 4 c 相互間の配線容量が低減するため、容量結合を介して同一配線層の配線 4 a 。 4 a 相互間、配線 4 b 。 4 b 相互間、及び配線 4 c ,配線 4 c 相互間に誘起される静電誘導ノイズが防止される。

(3)、上記(1)。(2)により、静電誘導ノイズによる回路の摂動作が防止されるため、信頼性の高い半導体装置が提供される。

(4). 上記(1), 22により、信号のSN比 (signal to noise ratio ) が向上する。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要目を逸脱し

の位置合わせが困難になることが考えられる。

そこで、このような場合には、導電層で被覆された半導体ウェハ上に形成されているマスクマークに、例えば、280nmより長波長側の光を照射し、その反射光を検出することにより、配線パクーンが描かれたマスク基板の位置合わせを特度 長く行うことができる。

したがって、このような場合には、事電器を 2 8 0 nmより長波長額の光が透過できる材料で構成すると良い。

また、実施例においては、導電層を超期絶縁膜の上面の全域に形成した場合について説明したが、これに限定されるものではなく、例えば、配線が長い区間にわたり平行する部分や、インピーダンスが高い配線が形成された部分、あるいは接続している回路業子が高速である配線が形成された部分など、特に誘導ノイズが生じ易い部分にのみ形成しても良い。

また、本実施例において導電器は、静電誘導現象によって配線相互間に誘起される静電誘導ノイ

## 特別平2-82555(6)

ズの防止に効果があると説明しているが、これに 限定されるものではなく、例えば、電磁誘導現象 によって配線相互関に形成された相互インダクタ ンスを低減し、配線相互関に誘起される電磁誘導 ノイズを防止することにおいても同じく効果があ る。

また、層間色緑膜の平坦化は、S.O.G膜による方法に限定されるものではなく、種々表更可能であり、例えば、エッチバック法やE.C.R.プラズマCVD法などでも良い。

また、メモリ国路は、ダイナミックRAM目路に限定されるものではなく、種々適用可能であり、例えば、スクティックRAM目路等でも良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリ四路を備えた半導体装置に適用した場合について説明したが、これに限定されず種々適用可能であり、例えば、論理回路が構成された他の半導体装置に適用することもできる。

[発明の効果]

す半導体ペレットの部分断面図、

第3回(A)。 (B) は配集間に生じる電気力線の状態 を模式的に示す配線の断面図、

第4回(a)は導電器を平坦化した場合における記録間に生じる電気力線の状態を模式的に示す記録の新面図、

第4回はは導電層が形成されていない場合の配 禁間に生じる電気力能の状態を模式的に示す起機 の衝衝関である。

1・・・半導体基板、2・・・フィールド酸化 腰、3・・・絶縁膜、4 a~4 c・・・配線、5 a. 5 b・・・バイヤホール部、6 a~6 d・・ ・瞬間絶縁膜、7 a, 7 b・・・導電層、8・・ ・GND(基準電位)、9 a, 9 b・・・サイド ウォール、1 D・・・表面保護膜、1 1・・・半 導体ウェハ、1 2・・・SiOx 濃。

代理人 弁理士 飭 井 大 和

本職において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。


すなわち、半導体基板上に形成された複数の配 機関を属てる製団絶縁度の間に、基準電位に接続 された導電器を介在させたことにより、瞬導現象 による配線相互関の結合が、導電器により低減さ れるため、配線相互間に誘起される誘導ノイズが 防止される。


また、前記導電層の一部が、その下方の配線層に形成された配線間に配設されていることにより、異なる配線層間に誘起される誘導ノイズが防止される上、さらに、同一配線層における配線間の誘導現象による結合が、導電層により低減されるため、同一配線層間の配線相互間に誘起される誘導ノイズも防止される。


#### 4. 図面の簡単な説明

第1回は本発明の一実施例である半導体装置を 示す半導体ペレットの要認斯面図、


第2回(A)~(j)はこの半導体整置の製造工程を示う










1: 半導体基板 4a~4c: 取換 6a~6d: 層間超線膜 7a: 導度層 8: グランド 11: 半導体ウェハ







# 第 2 図





# 第 2 図





# 特開平2-82555 (9)

